

タイトル	<i>LinkSwitch™-HP LNK6774V を使用した LCD モニター用 17 W、2 出力、フライバック型コンバータのデザイン例レポート</i>
仕様	90 ~ 265 VAC 入力、5 V、1 A 及び 18 V、670 mA 出力
アプリケーション	LCD モニター
作成者	アプリケーション技術部門
ドキュメント番号	RDR-321
日付	2012 年 9 月 28 日
改訂	2.2

概要と機能

- 一次側制御の絶縁型フライバック コンバータ (レギュレーション $\pm 5\%$)
- スイッチング周波数 132 kHz で、小型のトランス及び出力フィルタ サイズに対応
- 最大負荷連続動作モードにより効率を改善し、出力コンデンサのリプル電流を削減
- 全負荷範囲で最大効率を実現するマルチモード動作
- 100 mW 以下の入力電力、待機時負荷 50 mW (230 VAC 時)
- OVP、OTP、起動/停止、過入力電圧、オープンセンス (オートリスタート) などの多様な保護機能
- EN-550022 及び CISPR-22 クラス B 伝導 EMI に適合
- IEC61000-4-5、1 kV / 2 kV サージに適合

特許情報

ここで提示した製品及びアプリケーション (製品の外付け周辺回路及びトランス構造も含む) は、米国及び他国の特許の対象である場合があります。また、Power Integrations に譲渡された米国及び他国の出願中特許の対象である場合があります。Power Integrations の持つ特許の全リストは、www.powerint.com に掲載されています。Power Integrations は、<http://www.powerint.com/ip.htm> に定めるところに従って、特定の特許権に基づくライセンスを顧客に許諾します。

Power Integrations

5245 Hellyer Avenue, San Jose, CA 95138 USA.

Tel: +1 408 414 9200 Fax: +1 408 414 9201

www.powerint.com

目次

1	はじめに.....	4
2	電源仕様.....	5
3	回路図.....	7
4	回路の説明.....	8
4.1	入力整流とフィルタ.....	8
4.2	LinkSwitch-HP 一次側.....	8
4.3	一次側 RCD クランプ.....	8
4.4	出力整流.....	8
4.5	外部カレントリミットの設定.....	9
4.6	フィードバック及び補正ネットワーク.....	9
5	PCB レイアウト.....	10
6	部品表.....	11
7	トランスの設計計算シート.....	12
8	トランスの仕様.....	16
8.1	回路図.....	16
8.2	電気仕様.....	16
8.3	材料.....	16
8.4	トランスの構造図:.....	17
8.5	トランス製造仕様.....	17
8.6	トランス図:.....	18
9	性能データ.....	25
9.1	アクティブモード効率.....	25
9.2	待機時の入力電力及び効率.....	27
9.3	18 V 0.67 A DC 負荷時、及び 5 V 1 A 平均負荷時の入力レギュレーション.....	29
9.4	ピーク、最低、及び平均値を含む特定の動的負荷プロファイルにおける出力電力 ..	31
9.4.1	ピーク及び最小出力電圧の試験方法.....	31
9.4.2	指定された負荷プロファイルにおける 5 V 出力電圧.....	32
9.4.3	指定された負荷プロファイルにおける 18 V 出力電圧.....	36
10	熱特性.....	40
11	波形.....	42
11.1	ドレイン電圧及び電流、通常動作時.....	42
11.2	ドレイン電圧及び電流起動プロファイル.....	42
11.3	出力電圧の起動時プロファイルと入力電圧.....	43
11.4	5 V 負荷過渡応答.....	44
11.4.1	5 V 500 mA から 1500 mA のステップ負荷、及び 18 V 0.67 A DC の固定負荷 における 5 V 過渡試験.....	44
11.4.2	指定された負荷プロファイルにおける 5 V 過渡試験.....	45
11.4.3	指定された負荷プロファイルにおける 18 V 過渡試験.....	46
11.5	出力リップル及びノイズの測定.....	47



11.5.1	リップルの測定方法.....	47
11.5.2	18 V の最大負荷及び 5 V 1 A の一定負荷における 18 V のリップル試験	48
11.5.3	18 V の最大負荷及び 5 V 1 A の一定負荷における 5 V のリップル試験	49
12	保護機能.....	50
12.1	短絡状態時のオートリスタート	50
12.2	出力過電圧保護	50
12.3	起動及び停止試験.....	51
13	入力サージ.....	52
14	ESD	52
15	最大負荷での EMI 試験.....	53
16	改訂履歴.....	55

重要なお知らせ:

この電源は絶縁に関する安全要件を満たすよう設計されていますが、評価プロトタイプは認証機関の承認を得られていません。従って、すべての試験は、プロトタイプ電源に絶縁トランスを使用して、AC 入力を供給する必要があります。



1 はじめに

このレポートでは、LinkSwitch-HP IC ファミリーの LNK6774V を使用したユニバーサル入力、5 V/1000 mA 及び 18 V/670 mA 絶縁型フライバック コンバータについて説明します。このレポートには電源の全仕様、詳細な回路図、電源を組み立てるのに必要な部品表全体、電力トランスに関する詳細なドキュメント、ならびに試験データ及び主要な電気波形の波形グラフが含まれます。




Figure 1 – Prototype Top View.




Figure 2 – Prototype Bottom View.



2 電源仕様

次の表は、設計の概要仕様です。実際の性能は、「性能データ」のセクションを参照してください。

概要	記号	最小	標準	最大	単位	コメント
入力						
電圧	V_{IN}	90		265	VAC	2 ワイヤ - P.E. 無し
周波数	f_{LINE}	47	50/60	64	Hz	
待機時の入力電力				100	mW	230 VAC、5 V 0.01 A、 18 V 無負荷
出力						
出力電圧 1	V_{OUT1}	4.75	5	5.25	V	
出力リップル電圧 1	$V_{RIPPLE1}$			100	mVpp	定常負荷時の バンド幅 20 MHz
出力電流 1	I_{OUT1}	0.01		1500	mA	下の負荷プロファイルを参照
出力電圧過渡 1	$V_{TRANSIENT1}$	4.75		5.5	V	下の負荷プロファイルを参照
出力電圧 2	V_{OUT2}	16.2	18	26	V	
出力リップル電圧 2	$V_{RIPPLE2}$				mV	20 MHz バンド幅
出力電流 2	I_{OUT2}	0		670	mA	下の負荷プロファイルを参照
出力電圧過渡 2	$V_{TRANSIENT2}$	16.2		28	V	下の負荷プロファイルを参照
出力電力の合計						
連続出力電力	P_{OUT}	0.05		17.1	W	
効率						
最大負荷時の効率	η	80			%	90 VAC、最大負荷
環境						
伝導 EMI		CISPR22B / EN55015B に適合				
安全規格		IEC950、UL1950 クラス II に適合するように設計				
サージ	DM	1			kV	1.2/50 μ s サージ、IEC 1000-4-5、 直列インピーダンス: ディファレンシャル モード: 2 Ω コモン モード: 12 Ω
	CM	2				
ESD	Air	-15		15	kV	出力コネクタへ空中放電
	Contact	-6		6	kV	出力コネクタへ接触放電
周囲温度	T_{AMB}	0		40	$^{\circ}$ C	自然対流、海水面






Figure 3 – Typical LCD Monitor Load Profile.



3 回路图




Figure 4 – Circuit Schematic.

4 回路の説明

4.1 入力整流とフィルタ

ブリッジ整流器 BR1 が AC 入力を整流し、C2 によってフィルタリングされます。インダクタ L1、C1 及び C2 はディファレンシャル モード 及び コモン モードの伝導 EMI を減衰させます。トランス T1 は構造設計においてシールド技術 (*E-Shield™*) を導入し、コモン モード EMI を低減させました。独自の E-Shield 技術と IC の周波数ジッターの組み合わせによるこのフィルタ構成は、Y コンデンサ及び一次側 RCD クランプ回路を持つこのソリューションにおいて優れた EMI 特性を提供します。

4.2 LinkSwitch-HP 一次側

LNK6774V デバイス (U1) は発信器、エラー アンプ、マルチモード制御回路、起動及び保護回路、高耐圧パワー MOSFET をワンチップ構成にしたものです。

パワー トランスの一端は高電圧バスに接続され、もう一端は U1 の DRAIN ピンに接続されています。スイッチング サイクルの開始時には、コントローラがパワー MOSFET をオンにし、一次巻線の電流が徐々に上昇してトランスのコアにエネルギーが蓄えられます。この電流が内蔵エラー アンプの出力 (CP ピンの電圧) によって設定されたスレッシュホールドに達すると、コントローラはパワー MOSFET をオフにします。トランス巻線の極性及び出力ダイオードの向きにより、蓄えられたエネルギーはその後、二次巻線の間に電圧を発生します。これにより出力ダイオードに順方向バイアスがかかり、蓄えられたエネルギーは出力コンデンサに供給されます。

BP ピンに接続されたコンデンサ C5 (4.7 μ F) は、一定のオフ時間 (通常 1500 ms) が経過した後、過電圧保護 (OVP)、レギュレーションを外れた場合の保護 (オートリスタート)、及び過熱保護 (OTP) をオートリスタート モードに切り替えます。ラッチタイプ OTP や OVP など他の組み合わせはコンデンサの値を変更することによりプログラムすることができます。詳細は LinkSwitch-HP のデータシートを参照してください。

4.3 一次側 RCD クランプ

ダイオード D1、VR1、C3、R1、R2、R3 及び R4 は RCD スナバを構成し、LinkSwitch-HP にかかる電圧ストレスを低減しています。そのため、ピークドレイン電圧は通常 265 VAC で 580 V 未満に低減されるため、725 V のドレイン電圧 (BV_{DSS}) に対し大幅なマージンが確保できます。ツェナー VR1 はコンデンサ C3 がスイッチング サイクルごとに完全に放電されるのを防ぎ、待機時の電力消費を削減します。

4.4 出力整流

18 V 出力の出力整流はダイオード D3 によって行われ、フィルタリングはコンデンサ C11、及び C12 によって行われます。R10 及び C10 によって形成されるスナバは高周波フィルタとして



働き EMI を改善します。5 V 出力の出力整流はダイオード D4 によって行われ、フィルタリングはコンデンサ C13、C14 及びインダクタ L2 によって行われます。R12 及び C15 によって形成されるスナバは高周波フィルタとして働き EMI を改善します。

4.5 外部カレントリミットの設定

サイクル・バイ・サイクル・カレント・リミットの最大値は PD ピンに接続されている抵抗 R6 によって設定されます。この設計で使用されている 23.2 k Ω の抵抗は最大カレント リミットを LNK6774V のデフォルトのカレント リミットの 60% に設定しています。

4.6 フィードバック及び補正ネットワーク

出力電圧はフライバック期間中にバイアス巻線と抵抗分割回路 (R8 と R9) を通して検出されず。検出された出力電圧が FB ピンのスレッシュホールドと比較されることにより、出力が制御され、過電圧状態が検出された場合にはスイッチングが停止します (OVP)。この一次側制御ソリューションはシステムのコストを削減するだけでなく、LinkSwitch-HP を使用した電源ではフォトカプラ (電源の寿命を大幅に縮める) が必要ないためシステムの寿命も改善できます。

電圧分割回路の R8 及び R9 は内蔵パワー MOSFET のオン時にバス電圧を間接的に監視するためにも使用されます。起動時に IC は、バス電圧が通常 100 V (起動スレッシュホールド) に達した場合にのみスイッチングを開始します。また、バス電圧が通常 40 V を下回った場合 (たとえば停止時) にはスイッチングを停止します (停止保護)。バス電圧が過大になった場合にも (例: ラインサージによって) 本デバイスはスイッチングを停止します。さらに、サイクル バイサイクル カレント リミットが入力補正され、実際の過負荷電力を制限します。詳細はデバイスのデータシートを参照してください。

FB ピンで検知された電圧により CP ピンの電圧を制御します。抵抗 R7 及びコンデンサ C7、C8 は位相補正に使用されます。動作ピーク一次電流及び動作スイッチング周波数は CP ピンの電圧によって決定されます。



5 PCB レイアウト




Figure 5 – PCB Top Side.




Figure 6 – PCB Bottom Side.

6 部品表

Item	Qty	Ref Des	Description	Mfg Part Number	Mfg
1	1	BR1	600 V, 1 A, Bridge Rectifier, DFM package	DF06M	Diodes, Inc.
2	1	C1	100 nF, 310 VAC, Film, X2	B32921C3104M	Epcos
3	1	C2	47 μ F, 400 V, Electrolytic, Low ESR, (12.5 x 30)	EPAG401ELL470MK30S	Nippon Chemi-Con
4	1	C3	10 nF, 630 V, Ceramic, X7R, 1206	C1206C103KBRACU	Kemet
5	2	C4 C8	100 pF 50 V, Ceramic, NPO, 0603	CC0603JRNPO9BN101	Yageo
6	1	C5	4.7 μ F, 10 V, Ceramic, X7R, 0805	C0805C475K8PACTU	Kemet
7	1	C6	22 μ F, 25 V, Ceramic, X5R, 1210	ECJ-4YB1E226M	Panasonic
8	1	C7	100 nF, 25 V, Ceramic, X7R, 0603	VJ0603Y104KNXAO	Vishay
9	1	C9	2.2 nF, Ceramic, Y1	440LD22-R	Vishay
10	2	C10 C15	470 pF, 200 V, Ceramic, X7R, 0603	06032C471KAT2A	AVX
11	2	C11 C12	220 μ F, 35 V, Electrolytic, Very Low ESR, 53 m Ω , (10 x 12.5)	EKZE350ELL221MJC5S	Nippon Chemi-Con
12	2	C13 C14	820 μ F, 6.3 V, Electrolytic, Low ESR, (8 x 11.5)	UHN0J821MPD	Nichicon
13	1	C16	10 pF, 50 V, Ceramic, NPO, 0805	ECJ-2VC1H100D	Panasonic
14	1	D1	600 V, 1 A, Rectifier, Fast Recovery, MELF (DL-41)	DL4937-13-F	Diodes, Inc.
15	1	D2	250 V, 0.2 A, Fast Switching, 50 ns, SOD-323	BAV21WS-7-F	Diodes, Inc.
16	1	D3	100 V, 3 A, Schottky, SMC	30BQ100PBF	Vishay
17	1	D4	40 V, 3 A, Schottky, SMD, DO-214AA	B340LB-13-F	Diodes, Inc.
18	1	F1	Fuse, Pico, 2 A, 250 V, Fast, Axial	0263002.MXL	Littlefuse Inc.
19	1	J1	CONN HEADER 3POS (1x3).156 VERT TIN	26-64-4030	Molex
20	1	J2	CONN HEADER 6POS (1x6).156 VERT TIN	26-60-4060	Molex
21	1	L1	22 mH, 0.4 A, Common Mode Choke	ELF18D290C	Panasonic
22	1	L2	3.5 mm x 4.45 mm, 68 Ω at 100 MHz, #22 AWG hole, Ferrite Bead	2743001112	Fair-Rite
23	1	R1	3 k Ω , 5%, 1/4 W, Thick Film, 1206	ERJ-8GEYJ302V	Panasonic
24	2	R2 R3	100 Ω , 5%, 1/4 W, Thick Film, 1206	ERJ-8GEYJ 101V	Panasonic
25	1	R4	20 Ω , 5%, 1/4 W, Thick Film, 1206	ERJ-8GEYJ 200V	Panasonic
26	1	R5	7.5 k Ω , 1%, 1/16 W, Thick Film, 0603	ERJ-3GEYJ 752V	Panasonic
27	1	R6	23.2 k Ω , 1%, 1/16 W, Thick Film, 0603	ERJ-3EKF2322V	Panasonic
28	1	R7	100 k Ω , 5%, 1/16 W, Thick Film, 0603	ERJ-3GEYJ 104V	Panasonic
29	1	R8	46.4 k Ω , 1%, 1/16 W, Thick Film, 0603	ERJ-3EKF4642V	Panasonic
30	1	R9	10.5 k Ω , 1%, 1/16 W, Thick Film, 0603	ERJ-3EKF1052V	Panasonic
31	2	R10 R12	10 Ω , 5%, 1/8 W, Thick Film, 0805	ERJ-6 GEYJ100V	Panasonic
32	1	R11	36 k Ω , 5%, 1/8 W, Thick Film, 0805	ERJ-6GEYJ363V	Panasonic
33	1	RT1	NTC Thermistor, 5 Ohms, 4.7 A	CL-150	Thermometrics
34	1	T1	Bobbin, EF25, Horizontal, 12 pins Transformer	YC2504 SNX-R1652	Ying Chin Santronics USA
35	1	U1	LinkSwitch-HP, eDIP-12P	LNK6774V	Power Integrations
36	1	VR1	120 V, 550 mW, 5%, SMB, 403A	1SMB59xxBT3G	Semiconductor
37	1	VR2	OPEN	OPEN	



7 トランスの設計計算シート

ACDC_LinkSwitch-HP_051612; Rev.0.13; Copyright Power Integrations 2012	INPUT	OUTPUT	UNIT	LinkSwitch-HP Flyback Transformer Design Spreadsheet
ENTER APPLICATION VARIABLES				
VACMIN	90	90	V	Minimum AC Input Voltage
VACMAX	265	265	V	Maximum AC Input Voltage
fL	50	50	Hz	AC Mains Frequency
VO	5	5	V	Output Voltage (main)
PO	17	17	W	Output Power
n	0.82	0.82		Efficiency Estimate
Z	0.50	0.50		Loss Allocation Factor
VB	10	10	V	Bias Voltage
tC	3	3	ms	Bridge Rectifier Conduction Time Estimate
CIN	47	47	uF	Input Filter Capacitor
ENTER LINKSWITCH-HP VARIABLES				
LinkSwitch-HP	LNK6774V		LNK6774V	
ILIMITMIN		0.967	A	Minimum Current limit
ILIMITMAX		1.113	A	Maximum current limit
KI	0.60	0.600	A	Current limit reduction factor
ILIMITMIN_EXT			0.580	A
ILIMITMAX_EXT			0.668	A
fS		132000	Hz	LinkSwitch-HP Switching Frequency:Choose between 132 kHz and 66 kHz
fSmin		124000	Hz	LinkSwitch-HP Minimum Switching Frequency
fSmax		140000	Hz	LinkSwitch-HP Maximum Switching Frequency
KP	0.5	0.50		Ripple to Peak Current Ratio (0.4 < KP < 6.0)
VOR	110	110.00	V	Reflected Output Voltage
Voltage Sense				
VUVON			100	100.00
VUVOFF			42.55	V
VOV			446.26	V
FMAX_FULL_LOAD		132885	Hz	Maximum switching frequency at full load
FMIN_FULL_LOAD		117698	Hz	Minimum switching frequency at full load
TSAMPLE_FULL_LOAD				
TSAMPLE_LIGHT_LOAD		1.77	us	Minimum available Diode conduction time at light load.This should be greater than 1.11 us



Rpd		23.20	k-ohm	Program delay Resistor
Cpd	10	10.00	nF	Program delay Capacitor
Total programmed delay		0.06	sec	Total program delay
VDS		4.11	V	LinkSwitch-HP on-state Drain to Source Voltage
VD				
VDB			0.70	V
ENTER TRANSFORMER CORE/CONSTRUCTION VARIABLES				
Core Type	EF25			
Core		EF25		Selected Core
Custom Core				Enter name of custom core is applicable
AE	0.5180	0.518	cm^2	Core Effective Cross Sectional Area
LE	5.7800	5.78	cm	Core Effective Path Length
AL	2000.0	2000	nH/T^2	Ungapped Core Effective Inductance
BW	15.6	15.6	mm	Bobbin Physical Winding Width
M	0.00	0.00	mm	Safety Margin Width (Half the Primary to Secondary Creepage Distance)
L			4.00	4
NS	3.00	3		Number of Secondary Turns
DC INPUT VOLTAGE PARAMETERS				
VMIN	85	85	V	Minmum DC Input Voltage
VMAX	375	375	V	Maximum DC Input Voltage
CURRENT WAVEFORM SHAPE PARAMETERS				
DMAX		0.58		Maximum Duty Cycle
Iavg		0.24	A	
IP		0.56	A	Peak Primary Current
IR				
IRMS		0.33	A	Primary RMS Current
TRANSFORMER PRIMARY DESIGN PARAMETERS				
LP_TYP		1436	uH	Typical Primary Inductance
LP_TOL	7	7	%	Primary inductance Tolerance
NP		60		Primary Winding Number of Turns
NB		6		Bias Winding Number of Turns
ALG		399	nH/T^2	Gapped Core Effective Inductance
BM		2607	Gauss	Maximum Flux Density at PO, VMIN (BM<3000)
BP		3301	Gauss	Peak Flux Density (BP<3700)
BAC		652	Gauss	AC Flux Density for Core Loss Curves (0.5 X Peak to Peak)



ur		1776		Relative Permeability of Ungapped Core
LG		0.13	mm	Gap Length (Lg > 0.1 mm)
BWE		62.4	mm	Effective Bobbin Width
OD	0.32	0.32	mm	Maximum Primary Wire Diameter including insulation
INS		0.05	mm	Estimated Total Insulation Thickness (= 2 * film thickness)
DIA		0.27	mm	Bare conductor diameter
AWG		30	AWG	Primary Wire Gauge (Rounded to next smaller standard AWG value)
CM				
CMA		310	Cmils/Amp	Primary Winding Current Capacity (200 < CMA < 500)
FEEDBACK SENSING SECTION				
RFB1		37.40	k-ohms	Feedback divider upper resistor
RFB2				
TRANSFORMER SECONDARY DESIGN PARAMETERS (SINGLE OUTPUT EQUIVALENT)				
Lumped parameters				
ISP		11.29	A	Peak Secondary Current
ISRMS		5.61	A	Secondary RMS Current
IO		3.40	A	Power Supply Output Current
IRIPPLE		4.46	A	Output Capacitor RMS Ripple Current
CMS		1122	Cmils	Secondary Bare Conductor minimum circular mils
AWGS		19	AWG	Secondary Wire Gauge (Rounded up to next larger standard AWG value)
DIAS		0.91	mm	Secondary Minimum Bare Conductor Diameter
ODS				5.20
INSS		2.14	mm	Maximum Secondary Insulation Wall Thickness
VOLTAGE STRESS PARAMETERS				
VDRAIN		626	V	Peak voltage across drain to source of Linkswitch-HP
PIVS		24	V	Output Rectifier Maximum Peak Inverse Voltage
PIVB				
TRANSFORMER SECONDARY DESIGN PARAMETERS (MULTIPLE OUTPUTS)				
1st output				
VO1	5.00	5	V	Output Voltage
IO1	1.00	1.00	A	Output DC Current
PO1		5.00	W	Output Power
VD1	0.35	0.35	V	Output Diode Forward Voltage Drop
NS1		2.92		Output Winding Number of Turns
ISRMS1		1.651	A	Output Winding RMS Current



IRIPPLE1		1.31	A	Output Capacitor RMS Ripple Current
PIVS1		23	V	Output Rectifier Maximum Peak Inverse Voltage
CMS1		330	Cmils	Output Winding Bare Conductor minimum circular mils
AWGS1		24	AWG	Wire Gauge (Rounded up to next larger standard AWG value)
DIAS1		0.51	mm	Minimum Bare Conductor Diameter
ODS1		5.35	mm	Maximum Outside Diameter for Triple Insulated Wire
2nd output				
VO2	18.00		V	Output Voltage
IO2	0.67		A	Output DC Current
PO2		12.06	W	Output Power
VD2	0.50	0.5	V	Output Diode Forward Voltage Drop
NS2		10.09		Output Winding Number of Turns
SRMS2		1.106	A	Output Winding RMS Current
IRIPPLE2		0.88	A	Output Capacitor RMS Ripple Current
PIVS2		81	V	Output Rectifier Maximum Peak Inverse Voltage
CMS2		221	Cmils	Output Winding Bare Conductor minimum circular mils
AWGS2		26	AWG	Wire Gauge (Rounded up to next larger standard AWG value)
DIAS2		0.41	mm	Minimum Bare Conductor Diameter
ODS2		1.55	mm	Maximum Outside Diameter for Triple Insulated Wire



8 トランスの仕様

8.1 回路図




Figure 7 – Transformer Electrical Diagram.

8.2 電気仕様

Electrical Strength	1 second, 60 Hz, from pins 1-6 and pins 7-12.	3000 VAC
Primary Inductance	Pins 5-6, all other windings open, measured at 100 kHz, 0.4 VRMS.	1436 μ H \pm 7%
Resonant Frequency	Pins 5-6, all other windings open.	1500 kHz (Min.)
Primary Leakage Inductance	Pins 5-6, with pins 7-12 shorted, measured at 100 kHz, 0.4 VRMS.	15 μ H (Max.)

8.3 材料

Item	Description
[1]	Core:EF25, TDK PC44-EF25Z, and gapped ALG 398.9 nH/T ² .
[2]	Bobbin:EF25-Horizontal, 12 pins (6/6), Ying Chin, P/N:YC-2504.
[3]	Magnet wire:#32 AWG Solderable, double coated.
[4]	Magnet wire:#27 AWG Solderable, double coated.
[5]	Magnet wire:#28 AWG Solderable, double coated.
[6]	Teflon tube:Alpha Wire, TFT, or equivalent.
[7]	Tape:3M 44 Margin tape (cream), 3.5 mm wide, or equivalent.
[8]	Tape:3M 1298 Polyester Film, 8.6 mm wide, 2.0 mils thick, or equivalent.
[9]	Tape:3M 1298 Polyester Film, 15.6 mm wide, 2.0 mils thick, or equivalent.
[10]	Varnish:Dolph BC-359, or equivalent.



8.4 トランスの構造図:






Figure 8 – Transformer Build Diagram.




8.5 トランス製造仕様




Winding preparation	Place the bobbin item [2] on the mandrel with the primary side is on the left side. Winding direction is clockwise direction. Margin tape item [7] should be applied for all windings. <u>Note:</u> Teflon tubes item [6] should be inserted into all wire ends and reach to inside edge of margin tapes. Return wires should be inside the winding section and not overlap on the margin tape. (See pictures below).
WD1 1st Half Primary	Start at pin 5, wind 30 turns of wire item [3] from left to right with tight tension, at the last turn bring the wire back to the left, and terminate at pin 4.
Insulation	Place 1 layer of tape item [8].
WD2 VBias+VSense	Start at pin 3, wind 6 quad-filar turns of wire item [3] from left to right with tight tension, at the last turn bring the wire back to the left, and terminate at pin 1.
Insulation	Place 3 layers of tape item [9].
WD3 1st Secondary	Start at pins 8,7, wind 3 quad-filar turns of wire item [4] from right to left, spread the wire evenly, at the last turn bring the wire back to the right, and terminate at pin 10,9.
Insulation	Place 1 layer of tape item [8].
WD4 2nd Secondary	Start at pins 12, wind 7 bi-filar turns of wire item [5] from right to left, spread the wire evenly, at the last turn bring the wire back to the right, and terminate at pin 8.
Insulation	Place 3 layers of tape item [9].
WD5 2nd Half Primary	Start at pin 4, wind 30 turns of wire item [3] from left to right with tight tension, at the last turn bring the wire back to the left, and terminate at pin 6.
Final Assembly	Grind and secure core halves with tape. Vanish item [10].

8.6 トランス図:



<p>Winding Preparation</p>		<p>Place the bobbin item [2] on the mandrel with the primary-side is on the left side. Winding direction is clockwise direction.</p>
<p>WD1 1st Half Primary</p>		<p>Start at pin 5, wind 30 turns of wire item [3] from left to right with tight tension, at the last turn bring the wire back to the left, and terminate at pin 4.</p>





		
<p>Insulation</p>		<p>Place 1 layer of tape item [8].</p>
<p>WD2 VBias+VSense</p>		<p>Start at pin 3, wind 6 quad-filar turns of wire item [3] from left to right with tight tension,</p>




	 A photograph of a flyback transformer assembly mounted on a wooden dowel. The transformer has two primary windings on the left and two secondary windings on the right. A red wire is wrapped around the primary windings.	
	<p><i>return wires not overlap onto margin tape</i></p>  A photograph of the flyback transformer assembly with a white tape being applied over the primary windings. A red arrow points to the tape, and blue text above it reads "return wires not overlap onto margin tape".	<p>At the last turn bring the wire back to the left, and terminate at pin 1.</p>
<p>Insulation</p>	 A photograph of the flyback transformer assembly fully covered in three layers of white tape, providing insulation.	<p>Place 3 layers of tape item [9].</p>





<p>WD3 1st Secondary</p>		<p>Start at pins 8, 7, wind 3 quad-filar turns of wire item [4] from right to left, spread the wire evenly,</p>
		<p>At the last turn bring the wire back to the right, and terminate at pin 10, 9.</p>

<p>Insulation</p>		<p>Place 1 layer of tape item [8].</p>
<p>WD4 2nd Secondary</p>		<p>Start at pins 12, wind 7 bi-filar turns of wire item [5] from right to left, spread the wire evenly,</p>



		<p>At the last turn bring the wire back to the right, and terminate at pin 8.</p>
<p>Insulation</p>		<p>Place 3 layers of tape item [9].</p>
<p>WD5 2nd Half Primary</p>		<p>Start at pin 4, wind 30 turns of wire item [3] from left to right with tight tension,</p>

		<p>At the last turn bring the wire back to the left, and terminate at pin 6.</p>
<p>Core Assembly</p>		<p>Grind and secure core halves with tape.</p>
<p>Varnish Transformer and Finish</p>		<p>Varnish item [10].</p>



9 性能データ

All measurements performed at room temperature and 50 Hz line frequency, except where otherwise stated. For all tests, the full load is 1000 mA for the 5 V output and 670 mA for the 18 V output (17 W total output power).

9.1 アクティブモード効率




Figure 9 – Efficiency vs. LCD brightness, Room Temperature.




Figure 10 – Full Load Efficiency vs. Input Voltage, Room Temperature.



9.2 待機時の入力電力及び効率

Standby power and efficiency is measured using a 10 mA load on the 5 V output. The 18 V output is unloaded.




Figure 11 – Standby Input Power vs. Input Line Voltage, Room Temperature.







Figure 12 – Standby Efficiency vs. Input Voltage, Room Temperature.



9.3 18 V 0.67 A DC 負荷時、及び 5 V 1 A 平均負荷時の入力レギュレーション**Figure 13 – 5 V Line Regulation under Full Load.**




Figure 14 – 18 V Line Regulation under Full Load.



9.4 ピーク、最低、及び平均値を含む特定の動的負荷プロファイルにおける出力電力

9.4.1 ピーク及び最小出力電圧の試験方法

Figure 15 shows how the peak value and minimum value were collected. The power supply was loaded with the specified load profile in Figure 3. 18 V output load (LCD brightness) is always a pulsed load from 0 to 0.67 A with different duty cycle and 5 V load is always transient from 0.5 A to 1.5 A. Scope were used to record the peak value and minimum value for both output voltage, and the mean value is recorded with multimeter.




Figure 15 – Test Method for Peak and Minimum Output Voltage.

9.4.2 指定された負荷プロファイルにおける 5 V 出力電圧

Figures below shows mean regulation (measured with multimeter), peak and minimum output voltage (measured with scope) under specified dynamic load profile.




Figure 16 – 5 V Output Voltage under Specified Load Profile at 90 VAC.




Figure 17 – 5 V Output Voltage under Specified Load Profile at 115 VAC.




Figure 18 – 5 V Output Voltage under Specified Load Profile at 230 VAC.






Figure 19 – 5 V Output Voltage under Specified Load Profile at 265 VAC.

9.4.3 指定された負荷プロファイルにおける 18 V 出力電圧




Figure 20 – 18 V Output Voltage under Specified Load Profile at 90 VAC




Figure 21 – 18 V Output Voltage under Specified Load Profile at 115 VAC.




Figure 22 – 18 V Output Voltage under Specified Load Profile at 230 VAC.






Figure 23 – 18 Output Voltage under Specified Load Profile at 265 VAC.

10 熱特性

The unit was allowed to reach thermal equilibrium prior to the measurement. Figure 24 is the temperature profile of the board at room temperature.




Figure 24 – Top (Right) and Bottom (left) Side Thermal Images at 265 VAC, Full Load, Room Temperature.

Table below shows the temperature of key components at 40 °C. The power supply was sealed into a box first, and the box was placed into a thermal chamber with 40 °C ambient. Temperatures of LinkSwitch-HP SOURCE pin and cathode pin of the output diode were measured at system full load (18 V/0.67 A, 5 V/1 A average). Temperature was recorded after the thermal reading was stable.

Temperature measurements of key components were taken using T-type (Copper-Constantan) thermocouples. The thermocouples were soldered directly to a SOURCE pin of the LNK6774V device and to the cathode of the output rectifier. The thermocouples were glued to the external core and to winding surfaces of the transformer.

The unit was sealed inside a large box to eliminate any air currents. The ambient temperature outside the box was raised to 40 °C. The unit was then operated at full load (5 V, 1 A and 18 V 0.67 A) and the temperature measurements were taken after they stabilized for 1 hour at 40 °C.



Temperature (°C)		
Item	90 VAC	265 VAC
LN6774V (U1)	76	79
5 V Output Diode	63	63
18 V Output Diode	61	61
Transformer	61	68

These results show that the IC has an acceptable rise in temperature.



11 波形

11.1 ドレイン電圧及び電流、通常動作時




Figure 25 – 90 VAC, Full Load.
Upper: V_{DRAIN} , 100 V / div.
Lower: I_{DRAIN} , 0.2 A, 5 μ s / div.




Figure 26 – 265 VAC, Full Load.
Upper: V_{DRAIN} , 200 V / div.
Lower: I_{DRAIN} , 0.2 A, 5 μ s / div.

11.2 ドレイン電圧及び電流起動プロファイル

Drain and current profile during startup was tested with 5 V average 1 A load and 18 V no-load, since the power supply always start up into 18 V no load based on the specification. 5 V was tested with the dynamic load specified in the specification.




Figure 27 – 90 VAC, 5 V Dynamic, 18 V No-Load. Upper: V_{DRAIN} , 100 V / div.
Lower: I_{DRAIN} , 0.2 A, 2 ms / div.




Figure 28 – 265 VAC 5 V Dynamic, 18 V No-Load.
Upper: V_{DRAIN} , 200 V / div.
Lower: I_{DRAIN} , 0.5 A, 2 ms / div.



11.3 出力電圧の起動時プロフィールと入力電圧




Figure 29 – Start-up Profile, 90 VAC, Standby Load.
 Upper: V_{OUT} , 5 V, 1 V / div.
 Lower: V_{OUT} , 18 V, 5 V, 5 ms / div.




Figure 30 – Start-up Profile, 265 VAC, Standby Load.
 Upper: V_{OUT} , 5 V, 1 V / div.
 Lower: V_{OUT} , 18 V, 5 V, 5 ms / div.




Figure 31 – Start-up Profile, 90 VAC, Full CC Load.
 Upper: V_{OUT} , 5 V, 1 V / div.
 Lower: V_{OUT} , 18 V, 5 V, 5 ms / div.




Figure 32 – Start-up Profile, 265 VAC, Full CC Load.
 Upper: V_{OUT} , 5 V, 1 V / div.
 Lower: V_{OUT} , 18 V, 5 V, 5 ms / div.

11.4 5 V 負荷過渡応答

11.4.1 5 V 500 mA から 1500 mA のステップ負荷、及び 18 V 0.67 A DC の固定負荷における 5 V 過渡試験




Figure 33 – 90 VAC, 18 V 0.67 A.
Upper: V_{OUT} , 5 V, 200 mV / div.
Lower: I_{OUT} , 5 V, 1 A, 50 ms / div.




Figure 34 – 115 VAC, 18 V 0.67 A.
Upper: V_{OUT} , 5 V, 200 mV / div.
Lower: I_{OUT} , 5 V, 1 A, 50 ms / div.




Figure 35 – 230 VAC, 18 V 0.67 A.
Upper: V_{OUT} , 5 V, 200 mV / div.
Lower: I_{OUT} , 5 V, 1 A, 50 ms / div.




Figure 36 – 265 VAC, 18 V 0.67 A.
Upper: V_{OUT} , 5 V, 200 mV / div.
Lower: I_{OUT} , 5 V, 1 A, 50 ms / div.



11.4.2 指定された負荷プロファイルにおける 5 V 過渡試験




Figure 37 – 90 VAC, 5 V 1 A Dynamic Load and 18 V 0 to 0.67 A Step Load.
Upper: V_{OUT} , 5 V, 100 mV / div.
Lower: I_{OUT} , 18 V, 0.5 A, 5 ms / div.




Figure 38 – 115 VAC, 5 V 1 A Dynamic Load and 18 V 0 to 0.67 A Step Load.
Upper: V_{OUT} , 5 V, 100 mV / div.
Lower: I_{OUT} , 18 V, 0.5 A, 5 ms / div.




Figure 39 – 230 VAC, 5 V 1 A Dynamic Load and 18 V 0 to 0.67 A Step Load.
Upper: V_{OUT} , 5 V, 100 mV / div.
Lower: I_{OUT} , 18 V, 0.5 A, 5 ms / div.




Figure 40 – 265 VAC, 5 V 1 A Dynamic Load and 18 V 0 to 0.6 A Step Load.
Upper: V_{OUT} , 5 V, 100 mV / div.
Lower: I_{OUT} , 18 V, 0.5 A, 5 ms / div.



11.4.3 指定された負荷プロファイルにおける 18 V 過渡試験




Figure 41 – 90 VAC, 5 V 1 A Average Load.
Upper: V_{OUT} , 18 V, 1 V / div.
Lower: I_{OUT} , 18 V, 0.5 A, 5 ms / div.




Figure 42 – 115 VAC, 5 V 1 A Average Load.
Upper: V_{OUT} , 18 V, 1 V / div.
Lower: I_{OUT} , 18 V, 0.5 A, 5 ms / div.




Figure 43 – 230 VAC, 5 V 1 A Average Load.
Upper: V_{OUT} , 18 V, 1 V / div.
Lower: I_{OUT} , 18 V, 0.5 A, 5 ms / div.




Figure 44 – 265 VAC, 5 V 1 A Average Load.
Upper: V_{OUT} , 18 V, 1 V / div.
Lower: I_{OUT} , 18 V, 0.5 A, 5 ms / div.



11.5 出力リップル及びノイズの測定

11.5.1 リップルの測定方法

For DC output ripple measurements, a modified oscilloscope test probe must be utilized in order to reduce spurious signals due to pick-up. Details of the probe modification are provided in the figures below.

The 5125BA probe adapter is affixed with two capacitors tied in parallel across the probe tip. The capacitors include one (1) 0.1 μF / 50 V ceramic type and one (1) 1.0 μF / 50 V aluminum electrolytic. **The aluminum electrolytic type capacitor is polarized, so proper polarity across DC outputs must be maintained (see below).**




Figure 45 – Oscilloscope Probe Prepared for Ripple Measurement. (End Cap and Ground Lead Removed).



Figure 46 – Oscilloscope Probe with Probe Master 5125BA BNC Adapter. (Modified with wires for probe ground for ripple measurement, and two parallel decoupling capacitors added).

11.5.2 18 V の最大負荷及び 5 V 1 A の一定負荷における 18 V のリップル試験




Figure 47 – 18 V Ripple, 90 VAC, Full Load.
 Upper: 18 V_{RIPPLE}, 5 ms, 50 mV / div.
 Lower: 18 V_{RIPPLE}, 20 µs, 50 mV / div.




Figure 48 – 18 V Ripple, 115 VAC, Full Load.
 Upper: 18 V_{RIPPLE}, 5 ms, 50 mV / div.
 Lower: 18 V_{RIPPLE}, 20 µs, 50 mV / div.




Figure 49 – 18 V_{RIPPLE}, 230 VAC, Full Load.
 Upper: 18 V_{RIPPLE}, 5 ms, 50 mV / div.
 Lower: 18 V_{RIPPLE}, 20 µs, 50 mV / div.




Figure 50 – 18 V_{RIPPLE}, 265 VAC, Full Load.
 Upper: 18 V_{RIPPLE}, 5 ms, 50 mV / div.
 Lower: 18 V_{RIPPLE}, 20 µs, 50 mV / div.



11.5.3 18 V の最大負荷及び 5 V 1 A の一定負荷における 5 V のリップル試験




Figure 51 – Output Ripple, 90 VAC, Full Load.
 Upper: 5 V_{RIPPLE} , 5 ms, 20 mV / div.
 Lower: 5 V_{RIPPLE} , 20 μs , 20 mV / div.




Figure 52 – Output Ripple, 115 VAC, Full Load.
 Upper: 5 V_{RIPPLE} , 5 ms, 20 mV / div.
 Lower: 5 V_{RIPPLE} , 20 μs , 20 mV / div.




Figure 53 – Output Ripple, 230 VAC, Full Load.
 Upper: 5 V_{RIPPLE} , 5 ms, 20 mV / div.
 Lower: 5 V_{RIPPLE} , 20 μs , 20 mV / div.




Figure 54 – Output Ripple, 265 VAC, Full Load.
 Upper: 5 V_{RIPPLE} , 5 ms, 20 mV / div.
 Lower: 5 V_{RIPPLE} , 20 μs , 20 mV / div.



12 保護機能

12.1 短絡状態時のオートリスタート




Figure 55 – Short-Circuit, 90 VAC.
Upper: V_{DS} , 100 V / div.
Lower: $5 V_{LOAD}$, 500 ms, 2 A / div.




Figure 56 – Short-Circuit, 265 VAC.
Upper: V_{DS} , 200 V / div.
Lower: $5 V_{LOAD}$, 500 ms, 2 A / div.

12.2 出力過電圧保護

Output OVP was tested by connecting a 100 kΩ resistor between CP pin and BP pin output.



Figure 57 – Output OVP, 265 VAC, Standby Load.
 V_{OUT} , 5 V, 1 V, 500 ms / div.




Figure 58 – Output OVP, 265 VAC, Full Load.
 V_{OUT} , 5 V, 1 V, 50 ms / div.



12.3 起動及び停止試験

At full load, AC input was transient from 0 VAC to 120 VAC for brown-in test and from 120 VAC to 0 VAC for brown-out test. Slew rate of input voltage is 12 VAC/S for brown-in and brown-out test.




Figure 59 – Brown-In Test, Full Load.
Upper: VAC, 200 V / div.
Lower: 5 V_{OUT}, 2 V, 100 ms / div.




Figure 60 – Brown-In Test, Full Load.
Upper: VAC, 200 V / div.
Lower: 5 V_{OUT}, 2 V, 200 ms / div.

13 入力サージ

Differential input line 1.2/50 μ s surge testing was conducted on a single test unit to IEC61000-4-5. Input voltage was set at 230 VAC. Resistor loads were used for both outputs (5 V/1 A and 18 V/0.67 A). Output regulation was verified after the test.

Surge Level (V)	Input Voltage (VAC)	Injection Location	Injection Phase (°)	Test Results (Pass/Fail # Strikes)
D.M.		(2Ω source)		10 Strikes each Level
+1000	230	L1 to L2	90	Pass
-1000	230	L1 to L2	270	Pass
C.M.		(12Ω source)		
+2000	230	L1, L2 to PE	90	Pass
-2000	230	L1, L2 to PE	270	Pass

14 ESD

ESD passes at 8 kV for contact discharge and 15kV for air discharge, no output glitch and latch off was found during the test.

Device	Discharge Type	Discharge Location	Voltage	# of Events (1/sec)	Remarks
LNK6774V	Contact	+ Output Terminal	+8 kV	10	PASS
			-8 kV	10	PASS
		- Output Terminal	+8 kV	10	PASS
			-8 kV	10	PASS
	Air	+ Output Terminal	+15 kV	10	PASS
			-15 kV	10	PASS
		- Output Terminal	+15 kV	10	PASS
			-15 kV	10	PASS



15 最大負荷での EMI 試験

At 115 VAC and 230 VAC, conducted emissions tests were performed at full load (0.67A DC load for 18 V and 1 A DC load for 5 V). Composite EN55022B / CISPR22B conducted limits are shown. All the tests show excellent EMI performance.




Figure 61 – Conducted EMI at 115 VAC 60 Hz, Full Load, Output Return Connected to Ground.




Figure 62 – Conducted EMI at 115 VAC 60 Hz, Full Load, Output Return Connected to Artificial Hand.






Figure 63 – Conducted EMI at 230 VAC 60 Hz, Full Load, Output Return Connected to Ground.




Figure 64 – Conducted EMI at 230 VAC 60 Hz, Full Load, Output Return Connected to Artificial Hand.



16 改訂履歷

Date	Author	Revision	Description & changes	Reviewed
28-Sep-12	KM	2.2	Initial Release	Marketing and Apps



最新の情報については、弊社ウェブサイト www.powerint.com

Power Integrations は、信頼性または生産性を向上させるために、いつでも製品を変更する権利を保持します。Power Integrations は、ここに記載した機器または回路を使用したことから生じる事柄について責任を一切負いません。Power Integrations は、ここでは何らの保証もせず、商品性、特定目的に対する適合性、及び第三者の権利の非侵害の黙示保証なども含めて、すべての保証を明確に否認します。

特許情報

ここで例示した製品及びアプリケーション（製品の外付けトランス構造と回路も含む）は、米国及び他国の特許の対象である場合があります。また、潜在的に、Power Integrations に譲渡された米国及び他国の出願中特許の対象である場合があります。Power Integrations の持つ特許の全リストは、www.powerint.com に掲載されます。Power Integrations は、<http://www.powerint.com/ip.htm> に定めるところに従って、特定の特許権に基づくライセンスを顧客に許諾します。

PI ロゴ、TOPSwitch、TinySwitch、LinkSwitch、LYTSwitch、DPA-Switch、PeakSwitch、CAPZero、SENZero、LinkZero、HiperPFS、HiperTFS、HiperLCS、Qspeed、EcoSmart、Clampless、E-Shield、Filterfuse、StackFET、PI Expert 及び PI FACTS は Power Integrations, Inc. の商標です。その他の商標は、各社の所有物です。©Copyright 2013 Power Integrations, Inc.

Power Integrations の世界各国の販売サポート担当

世界本社

5245 Hellyer Avenue
San Jose, CA 95138, USA.
代表電話: +1-408-414-9200
カスタマー サービス:
電話: +1-408-414-9665
ファックス: +1-408-414-9765
電子メール:
usasales@powerint.com

ドイツ

Lindwurmstrasse 114
80337, Munich
Germany
電話: +49-895-527-39110
ファックス: +49-895-527-39200
電子メール:
eurosales@powerint.com

日本

〒222-0033 神奈川県横浜市港北区
区新横浜 2-12-11 光正第 3 ビル
電話: +81-45-471-1021
ファックス: +81-45-471-3717
電子メール:
japansales@powerint.com

台湾

5F, No. 318, Nei Hu Rd.,
Sec. 1
Nei Hu District
Taipei 11493, Taiwan R.O.C.
電話: +886-2-2659-4570
ファックス: +886-2-2659-4550
電子メール:
taiwansales@powerint.com

中国 (上海)

Rm 1601/1610, Tower 1,
Kerry Everbright City
No. 218 Tianmu Road West,
Shanghai, P.R.C. 200070
電話: +86-21-6354-6323
ファックス: +86-21-6354-6325
電子メール:
chinasales@powerint.com

インド

#1, 14th Main Road
Vasanthanagar
Bangalore-560052
India
電話: +91-80-4113-8020
ファックス: +91-80-4113-8023
電子メール:
indiasales@powerint.com

韓国

RM 602, 6FL
Korea City Air Terminal B/D,
159-6
Samsung-Dong, Kangnam-Gu,
Seoul, 135-728 Korea
電話: +82-2-2016-6610
ファックス: +82-2-2016-6630
電子メール:
koreasales@powerint.com

ヨーロッパ本社

1st Floor, St. James's House
East Street, Farnham
Surrey GU9 7TJ
United Kingdom
電話: +44 (0) 1252-730-141
ファックス: +44 (0) 1252-727-689
電子メール:
eurosales@powerint.com

中国 (深圳)

3rd Floor, Block A,
Zhongtuo International Business
Center, No. 1061, Xiang Mei Rd,
FuTian District, ShenZhen,
China, 518040
電話: +86-755-8379-3243
ファックス: +86-755-8379-5828
電子メール:
chinasales@powerint.com

イタリア

Via Milanese 20, 3rd Fl.
20099 Sesto San Giovanni
(MI) Italy
電話: +39-024-550-8701
ファックス: +39-028-928-6009
電子メール:
eurosales@powerint.com

シンガポール

51 Newton Road,
#19-01/05 Goldhill Plaza
Singapore, 308900
電話: +65-6358-2160
ファックス: +65-6358-2015
電子メール:
singaporesales@powerint.com

アプリケーション ホットライン

World Wide +1-408-414-9660

アプリケーション ファクシミリ

World Wide +1-408-414-9760

